1/3,AB,LS/2 (Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04291169

SEMICONDUCTOR STORAGE DEVICE

PUB. NO.: 05-282869 [ JP 5282869 A] PUBLISHED: October 29, 1993 (19931029)

INVENTOR(s): TAGAMI YUICHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 04-075022 [JP 9275022] FILED: March 31, 1992 (19920331)

JOURNAL: Section: P, Section No. 1688, Vol. 18, No. 74, Pg. 129,

February 07, 1994 (19940207)

### ABSTRACT

PURPOSE: To make it possible to read one memory cell simultaneously or asynchronously with writing in (or reading out of) another (or the same) memory cell and to prevent breakdown of data in the memory cell by multi-select or the like.

CONSTITUTION: A memory cell MC is provided with first transfer gates T1 and T2 connected between a first data input/output end N1 of a data holding part DH and first bit lines BL11 and BL21, an inverter IV3 of a buffer circuit of which the input end is connected to a second data input/output end N2 of the data holding part DH, and a second transfer gate T3 connected between the output end of this inverter IV3 and a second bit line BL31. Turning ON and OFF of the first and second transfer gates T1, T2 and T3 is controlled by first and second word lines WL11 and WL21 corresponding to them respectively.



### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05282869 A

(43) Date of publication of application: 29.10.93

(51) Int. CI

# G11C 11/41

(21) Application number: 04075022

(71) Applicant:

NEC CORP

(22) Date of filing: 31.03.92

(72) Inventor:

TAGAMI YUICHI


### (54) SEMICONDUCTOR STORAGE DEVICE

### (57) Abstract:

PURPOSE: To make it possible to read one memory cell simultaneously or asynchronously with writing in (or reading out of) another (or the same) memory cell and to prevent breakdown of data in the memory cell by multi-select or the like.

CONSTITUTION: A memory cell MC is provided with first transfer gates T1 and T2 connected between a first data input/output end N1 of a data holding part DH and first bit lines BL11 and BL21, en inverter IV3 of a buffer circuit of which the input end is connected to a second data input/output end N2 of the data holding part DH, and a second transfer gate T3 connected between the output end of this inverter IV3 and a second bit line BL31. Turning ON and OFF of the first and second transfer gates T1, T2 and T3 is controlled by first and second word lines WL11 and WL21 corresponding to them respectively.

COPYRIGHT: (C)1893, JPO&Japio



(19)日本国特許庁 (JP)

Received 11/20/

# (12) 公開特許公報(A)

(11)特許出願公阴番号

特開平5-282869

(43)公開日 平成5年(1993)10月29日

(51)Int.Cl.\*

識別記号

FΙ

技術表示箇所

G11C 11/41

6741-5L

厅内整理番号

G11C 11/34

K

### 審査請求 未請求 請求項の数6(全 9 頁)


(21)出願番号 特類平4-75022 (71) 出顧人 000004237 日本電気株式会社 (22)出願日 平成 4年(1992) 9月31日 東京都港区芝五丁目7番1号 (72) 発明者 田上 雄一 東京都港区芝五丁目7番1号日本電気株式 会社内 (74)代理人 弁理士 京本 直樹 (外2名)

# (54) 【発明の名称】 半導体記憶装置

### (67) 【要約】

【目的】1つのメモリセルの書込み(又は読出し)と同 時または非同期で他の(または同一の)メモリセルの統 出しができ、かつマルチセレクト等によるメモリセルの データの破壊を防止する。

【構成】メモリセルMCに、データ保持部DHの第1の データ入出力端N1と第1のピット線BL11、BL2 1との間に接続された第1のトランスファゲートT1. T2と、入力端をデータ保持部DHの第2のデータ入出 カ信号N2と接続するパッファ回路のインパータIV3 と、このイパータIV3の出力端と第2のピット線BL 31との間に接続された第2のトランスファゲートT3 とを備える。第1及び第2のトランスファゲートT1, T2、T3のオン,オフをそれぞれ対応する第1及び第 2のワード線WL11, WL21により制御する。



(2)

特朗平5-282869 2

### 【特許請求の範囲】

46.

第1及び第2のピット級と、複数の第1 【請求項1】 及び第2のワード線と、第1及び第2のデータ入出力端 をもちこの第1のデータ入出力端に供給されたデータを 保持しかつ保持しているデータを前記第1及び第2のデ 一夕入出力端から出力するデータ保持部、ゲートを対応 する前記第1のワード線と接続しソース、ドレインの一 方を前記データ保持部の第1のデータ入出力端と接続し 他方を前記第1のピット線と接続し前記対応する第1の ワード線が選択レベルのときオンとなる第1のトランス 10 ファゲート、入力端を前記データ保持部の第2のデータ 入出力端と接続するパッファ回路、並びにゲートを対応 する前記第2のワード線と接続しソース、ドレインの一 方を前記パッファ回路の出力端と接続し他方を前記第2 のピット線と接続し前記対応する第2のワード線が選択 レベルのときオンとなる第2のトランスファゲートをそ れぞれ備えた複数のメモリセルを含むメモリセルアレイ と、第1のアドレス信号に従って前記複数の第1のワー ド線のうちの所定のワード線を選択レベルとする第1の アドレスデコーダと、第2のアドレス信号に従って前記 20 複数の第2のワード線のうちの所定のワード線を選択レ ベルとする第2のアドレスデコーダと、出力端を前記第 1のピット線と接続し選択レベルの前記第1のワード線 と対応するメモリセルに書込み用のデータを供給する書 込み回路と、入力端を前記第2のピット線と接続しこの 第2のピット線に伝達されたデータを外部へ出力する読 出し回路とを有することを特徴とする半導体記憶装置。

【請求項2】 メモリセルのバッファ回路をインバータ とした請求項1記載の半導体記憶装置。

【請求項3】 データ保持部の第2のデータ入出力端と接続しソースを 基準電位点と接続しドレインを第2のトランスファゲー トのソース、ドレインの一方と接続するトランジスタで 形成した請求項1記載の半導体記憶装置。

【請求項4】 入力端を第1のピット線と接続し前記第 1のピット線に伝逐されたデータを外部へ出力する説出 し回路を設けた請求項1記載の半導体記憶装置。

【請求項5】 メモリセルに複数のパッファ回路及び第 2のトランスファゲートを設け、これらパッファ回路及 び第2のトランスファゲートとそれぞれを対応して複数 40 の第2のピット線, 第2のワード線, 第2のアドレスデ コーダ及び読出し回路を設けた請求項1記載の半導体記 憤悲愛。

【請求項6】 メモリセルに、それぞれソース、ドレイ ンの一方をデータ保持部の第1のデータ入出力端と接続 する複数の第1のトランスファゲートを設け、これら第 1のトランスファゲートとそれぞれ対応して複数の第1 のピット線、第1のワード線、第1のアドレスデコー ダ、並びに書込み回路及び説出し回路のうちの少なくと も書込み回路を設けた請求項1または請求項4記載の半 50 導体記憶装置。

【発明の詳細な説明】・

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関し、 特に書込み、読出し可能なRAM型の半導体記憶装置に 関する。

[0002]

【従来の技術】従来、この種の半導体記憶装置は、第1 の例として図5(A), (B)に示すように、互いに対 をなすピット線BL1j, BL2j (jは1~m、以下 同じ)と、複数のワード線WL1~WLnと、インバー タ I V 1、 I V 2 から成り第1及び第2のデータ入出力 端N1、N2をもちこの第1及び第2のデータ入出力端 N1、N2に供給されたデータを保持しかつ保持してい るデータを第1及び第2のデータ入出力端N1、N2か 5出力するデータ保持部DH、並びにゲートを共に対応 するワード線(例えばWL1)と接続しソース、ドレイ ンの一方をデータ保持部DHの第1及び第2のデータ入 出力端N1, N2とそれぞれ対応して接続し他方を対を なすビット線 (例えばBL11, BL21) とそれぞれ 対応して接続しワード線(WL1)が選択レベルのとき オンとなるトランスファゲートT1、T2を備えた複数 のメモリセルMCdを含むメモリセルアレイ1aと、ア ドレス信号ADに従って複数のワード線WL1~WLn のうちの所定のワード線を選択レベルにするアドレスデ コーダ2と、所定のタイミングでピット線BL1j, B L2 j を所定の電位にプリチャージするプリチャージ回 路3と、出力端を対応するピット線BL1j,BL2j と接続し沓込み制御信号に従って外部からの書込み用の メモリセルのバッファ回路を、ゲートを 30 データDIjを選択レベルのワード線と対応するメモリ セルMCdに供給する哲込み回路4jと、入力端を対応 するピット線BL1j, BL2 j と接続し選択レベルの ワード線と対応するメモリセルMCdから読出されたデ 一夕を所定のタイミングで外部へ出力(DOj)する説 出し回路5 」とを有する構成となっている。

> 【0003】この半導体記憶装置において、アドレスデ コーダ2, ワード線WL1~WLn及び対をなすピット 線BL1j. BL2j (以下ピット線対 (BL1j. B L2j)という、他も同様)等が一系統しかないので、 **沓込み動作と説出し動作とは必ず相違なるタイミングで** 行なわれ、1つのメモリセルにデータを含込むと同時 に、またこの書込みとは非同期で他のメモリセルからデ ータを読出すという動作を行うことはできない。

【0004】これに対し図6に示された第2の例の半導 体記憶装置は、2系統のアドレスデコーダ2a.2b、 ワード線WLll~WLln, WL2l~WL2n及び ピット叙対 (BL1j, BL2j), (BL3j, BL 4j)を備え、ビット線対(BL1j,BL2j). (BL3j, BL4j) に対してそれぞれ説出し回路5 j, 6 j a を備えているので、アドレス信号AD1によ

(3)

特開平5-282869

3

りアドレスデコーダ2aで指定したメモリセルMCeに対してデータの舎込み(又は読出し)を行うと同時に、またこれとは非同期でアドレス信号AD2によりアドレスデコーダ2bで指定した他のメモリセルMCeからデータを説出すことができる。

【0005】この第2の例のメモリセルMCeは、第1及び第2のデータ入出力端N1、N2をもつデータ保持部DHと、ソース、ドレインをこのデータ保持部DHのデータ入出力端N1、N2とピット線対(例えばBL11、BL21)との間にそれぞれ対応して接続しワード 10線(例えばWL11)が選択レベルのときオンとなるトランスァゲートT1、T2と、同様に、ソース、ドレインをデータ保持部DHのデータ入出力端N1、N2とピット線対(例えばBL31、BL41)との間にそれぞれ対応して接続しワード線(例えばWL21)が選択レベルのときオンとなるトランスファゲートT3、T4とを備えた構成となっている。

### [0006]

【宛明が解決しようとする課題】上述した従来の半導体 記憶装置は、第1の例ではアドレスデコーダ、ワード 線, ビット線等が1系統しかないために1つのメモリセ ルへのデータの否込みと他のメモリセルからのデータの 読出しとを同時にまた非同期で行うことができないとい う欠点があり、第2の例では、アドレスデコーダ,ワー ド線,ピット線等を2系統有しているので1つのメモリ セルへのデータの書込み(又はこのメモリセルからのデ 一夕の説出〉と他のメモリセルからのデータの説出しと を同時にまた非同期で行う2とができるが、データ保持 部DHのデータ入出力端N1、N2とピット線対(BL 1j, BL2j), (BL3j, BL4j) との間がト ランスファゲートT1~T4で接続される構成となって いるので、トランスファゲートT1~T4は双方向性の ため、ピット線のプリチャージが充分行なわれなかった 場合、ワード線がマルチセレクト状態となった場合、及 び同一メモリセルから问時に2系統の銃出しを行う場合 等においてビット線対(BL1j, BL2j), (BL 3j、BL4j)間の干渉が起り、メモリセルMCeの データが破壊される危険性がある。

【0007】本発明の目的は、一方の系統の啓込み(又は流出し)と同時または非同期で他の系統の説出しができ、かつビット線のプリチャージが不完分の場合、ワード線のマルチセレクト状態の場合、同一メモリセルの同時流出しの場合でもメモリセルのデータが破壊されることがない半導体記憶装置を提供することにある。

#### [0008]

【課題を解決するための手段】本発明の半導体記憶整理は、第1及び第2のピット歳と、複数の第1及び第2のワード線と、第1及び第2のデータ入出力端をもちこの第1のデータ入出力端に供給されたデータを保持しかつ保持しているデータを前記第1及び第2のデータ入出力 50

端から出力するデータ保持部、ゲートを対応する前記第 1のワード線と接続しソース、ドレインの一方を前記デ ータ保持部の第1のデータ入出力端と接続し他方を前記 第1のピット線と接続し前記対応する第1のワード線が 選択レベルのときオンとなる第1のトランスファゲー ト、入力端を前記データ保持部の第2のデータ入出力端 と接続するパッファ回路、並びにゲートを対応する前記 第2のワード線と接続しソース、ドレインの一方を前記 パッファ回路の出力端と接続し他力を前記第2のピット 線と接続し前記対応する第2のワード線が選択レベルの ときオンとなる第2のトランスファゲートをそれぞれ位 えた複数のメモリセルを含むメモリセルアレイと、第1 のアドレス信号に従って前記複数の第1のワード線のう ちの所定のワード線を選択レベルとする第1のアドレス デコーダと、第2のアドレス信号に従って前記複数の第 2のワード線のうちの所定のワード線を選択レベルとす る第2のアドレスデコーダと、出力端を前記第1のピッ ト線と接続し選択レベルの前記第1のワード線と対応す るメモリセルに否込み用のデータを供給する書込み回路 と、入力端を前記第2のビット線と接続しこの第2のビ ット線に伝達されたデータを外部へ出力する説出し回路 とを有している。

#### [0009]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0010】図1(A), (B)はそれぞれ本発明の第 1の実施例のプロック図及びメモリセル部分の回路図で ある。

【0011】この実施例は、対をなす第1のピット練B L 1 」、B L 2 」(j は 1~m、以下同じ)及び読出し 専用の第2のピット線BL3」と、複数の第1及び第2 のワード線WLll~WLln. WL21~WL2n と、インパータIV1、IV2から成り第1及び第2の データ入出力端N1,N2をもちこの第1及び第2のデ **一夕入出力端N1.N2に供給されたデータを保持しか** つ保持しているデータを第1及び第2のデータ入出力端 N1、N2から出力するデータ保持部DH、ゲートを共 に対応する第1のワード線(WLll~WLln)と接 続しソース、ドレインの一方をデータ保持部DHの第1 及び第2のデータ入出力端N1.N2とそれぞれ対応し て接続し他方を第1のピット線対(BL1亅、BL2 」) とそれぞれ対応して接続し対応する第1のワード線 が選択レベルのときオンとなる第1のトランスファゲー トT1. T2、入力端をデータ保持部DHの第2のデー **夕入出力端N2と接続するバッファ回路のインパータ** 1 V3、並びにゲートを対応する第2のワード線(WL2 1~WL2n)と接続しソース、ドレインの一方をイン パータIV3の出力端と接続し他方を第2のピット線B L3 j と接続し対応する第2のワード線が選択レベルの ときオンとなる第2のトランスァゲートT3をそれぞれ

(4)

特開平5-282869

Received 11/20

備えた複数のメモリセルMCを含むメモリセルアレイ1 と、第1のアドレス信号AD1に従って複数の第1のワ ード線WL11~WL1nのうちの所定のワード線を選 択レベルとする第1のアドレスデコーダ2aと、第2の アドレス信号AD2に従って複数の第2のワード線WL 21~WL2nのうちの所定のワード線を選択レベルと する第2のアドレスデコーダ2bと、出力端を第1のビ ット線対(BL1j, BL2j)と接続し選択レベルの 第1のワード線(WL11~WL1n)と対応するメモ リセルMCに登込み用のデータDI j を供給する書込み 10 回路4」と、入力端を第2のビット線BL3」と接続し この第2のピット線BL3jに伝達されたデータを外部 へ出力(DO2j)する読出し回路6jと、入力端を第 1のピット線対 (BL1), BL2]) と接続しこのビ ット線対(BL1j, BL2j)に伝達されたデータを 外部へ出力する銃出し回路5月と、第1のピット線対 (BL1]、BL2]) を所定のタイミングでプリチャ ージするプリチャージ回路3とを有する構成となってい ቕ.

【0012】この実施例においては、第1のアドレスデ 20 コーダ2aにより例えば第1のワード線WL11が選択 レベルになり、この第1のワード線WL11が選択レベ ルになりこの第1のワード線WL 11と接続するメモリ セルMCにデータが書込まれている(又はこのメモリセ ルMCからデータが試出される)とき、第2のアドレス デコーダ2 bにより例えば第2のワード線WL21が選 択レベルとなってこの第2のワード線WL21と接続す るメモリセルMC(前述のメモリセルと同一)からデー タが読出されたとしても、第1のビット線対(BL1 J、BL2J〉と第2のピット線BL3Jとはインパー 30 タエV3により互いに隔離されるので、第1のピット線 対(BL1j, BL2j)と第2のピット線BL3jと が互いに干渉しあうことがなく、従ってメモリセルMC のデータが破壊されることはない。

【0013】図2は本発明の第2の実施例のメモリセル 部分の回路図である。

【0014】この実施例のメモリセルMCaは、パッフ ァ回路を、ゲートをデータ保持部DHの第2のデータ入 出力端N2と接続しソースを基準電位点(接地電位点) と接続しドレインを第2のトランスファゲートT3のソ ース、ドレインの一方と按続するトランジスタQ1で形 成したもので、バッファ回路が簡略化されるという利点 がある。 動作及び効果は第1の実施例と同様である。

【0015】図3は本発明の第3の実施例のメモリセル 部分の回路図である。

【0016】この実施例は、メモリセルMCbに複数の インパータIV3、IV3a~IV3x(パッファ回 路) 及び第2のトランスファゲートT3, T3a~T3 xを設け、これに伴って、複数の第2のピット線BL3 J. BL3Ja~BL3Jx、複数の第2のワード線

(例えばWL21, 21a~21x)、図示していない が、これらと対応する複数のアドレスデコーダ及び読出 し回路を設けたものである。

【0017】この実施例においては、複数の系統に同時 または非同期で読出しが可能となるほか、第1の実施例 と同様の効果がある。

【0018】図4は本発明の第4の实施例のメモリセル 部分の回路図である。

【0019】この実施例は、第1のピット線をそれぞれ 1本として複数(3本)設けこれらを書込み用(兼読出 し用)とし、読出し専用の第2のピット線を複数(3 本)設けた構成とし、これに伴ってメモリセルMCc を、データ保持部DHの第1のデータ入出力端N1を第 1のピット線BL1a~BL1cとの間にそれぞれ対応 して第1のトランスファゲートT1a~T1cを接続 し、ゲートを共にデータ保持部DHの第2のデータ入出 力端N2と接続するパッファ回路のトランジスタQ1α ~Q1cを設け、これらトランジスタQ1a~Q1cの ドレインと第2のピット線BL3a~BL3cとの間に それぞれ対応して第2のトランスファゲートT3a~T 3 cを接続した構成とし、第1のトランスファゲートT 1a~T1cのオン、オフを第1のワード線WL1a~ WL1cにより制御し、第2のトランスファゲートT3 a~T3cのオン、オフを第2のワード線WL2a~W L2cにより制御する構成としたものである。

【0020】このような構成とすることにより、複数 (3個)のメモリセルMCeに対し同時または非同期で 春込みができ、かつこれら書込み動作と同時または非何 期で複数系統(3系統)の統出し動作が可能となる。

[0021]

【発明の効果】以上説明したように本発明は、メモリセ ルを、データ保持部の第1のデータ入出力端と第1のビ ット線との間に接続された第1のトランスファゲート と、入力端をデータ保持部の第2のデータ入出力端と接 続するパッファ回路と、このパッファ回路の出力域と第 2のピット線との間に接続された第2のトランスファゲ ートとを備え、第1及び第2のトランスファゲートのオ ン、オフをそれぞれ対応する第1及び第2のワード線に より制御する構成とすることにより、第1のピット線に よるデータの否込み、説出しと同時または非同期で第2 のビット線による説出しを行うことができ、かつビット 線のプリチャージが不充分の場合、ワード線のマルチセ レクト状態の場合、同一メモリセルの同時読出しの場合 でも、第1及び第2のピット線間がパッファ回路で隔離 されるので、メモリセルのデータが破壊される危険性が なくなるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例のプロック図及びメモリ セル部分の回路図である。

【図2】本発明の第2の実施例のメモリセル部分の回路

(5)

特別平5-282869

7

図である。

【図3】本発明の第3の実施例のメモリセル部分の回路 図である.

【図4】本発明の第4の実施例のメモリセル部分の回路 図である。

【図 5】従来の半導体記憶装置の第1の例のブロック図 及びメモリセル部分の回路図である。

【図6】従来の半導体記憶装置の第2の例のブロック図 及びメモリセル部分の回路図である。

### 【符号の説明】

1, 1a, 1b メモリセルアレイ

2, 2a, 2b アドレスデコーダ

3, 3a プリチャージ回路

41, 4m, 41a~4ma ひしゅ 回路 51~51m, 61~6m, 61a~6ma

回路

BL1a~BL1c, BL3a~BL3c, BL11~ BL1m, BL21~BL2m, BL31~BL3m,

BL41~BL4m ビット線

DH データ保持部

IV1~IV3, IV3a~IV3x インバータ


MC, MCa~MCe メモリセル

Q1, Q1a~Q1c トランジスタ


10 T1~T4 トランスファゲート

> WL1~WLn, WL1a~WL1c, WL2a~WL 2c, WL11~WL1m, WL21~WL2n, WL 21a~WL21x ワード線

【図2】




[図3]



(6)

特開平5-282869


[図1]



(7)


特開平5-282869


【図4】



CTR \* Pg 12/13 :813 3580 0506

[2]5]





(9)

特開平5-282869

[図6]

